Aşağıda ayrıntıları verilen projelerde çalışmak üzere lisans, yüksek lisans ve doktora öğrencilerine ihtiyacımız vardır. Projelerde çalışacak öğrencilere TÜBİTAK’ın belirlediği sınırlarda burs verilecektir.

Özel Doğrudan Bellek Erişimi Modülü Tasarımı Ve Kırmık Üstü Sistem İçinde Gerçeklenmesi, 1505

Proje Tanıtımı

HSM’ler kriptografi algoritmalarının yüksek performansla ve güvenli şekilde donanımsal olarak gerçeklenmesine olanak sağlarlar. Özellikle finans, askeriye, istihbarat, sağlık, v.b. sektörlerde kritik görevler üstlenen ve büyük veri genişlikleri ile çalışan güvenlik protokollerinin yüksek hızda çalışma gereksiniminin karşılanabilmesi algoritmaya özel donanımlarla (Custom IP) mümkün olabilmektedir. Kriptografi algoritmaları için ASIC olarak veya FPGA üzerinde gerçeklenen Custom IPler her ne kadar algoritmaların yazılım gerçeklemelerine göre çok daha hızlı çalışsalar da kontrol ve dış dünya ile veri haberleşmesinden sorumlu bir işlemci kullanılmakta ve Custom IPler bu işlemciye bağlanarak SoC oluşturulmaktadır.

Kriptografi algortimalarının gerektirdiği veri girişleri ve çıkışları günümüzde var olan işlemcilerin veri yolu uzunluklarına göre 4 ila 128 kat daha uzun olduklarından, doğrudan işlemciye bağlanan Custom IPler ile bir sistem oluşturulduğunda zamanının çoğu veri aktarımına ayrılacağından sistem verimli çalışmayacaktır. Bu projede, RISCV işlemcisinin sadece RAM arayüzü kullanılarak PCIe gibi veri portları, Custom IP ve işlemci arasında RAM üzerinden komutların ve verinin iletimini sağlayacak özel bir doğrudan bellek erişim modülü tasarlanacaktır. Tasarlanan bu modül kullanılarak; yüksek hızlı bir HSM SoC olarak FPGA üzerinde gerçeklenecek, fonsiyonel ve performans testlerin ve ayrıntılı doğrulaması yapılacak ve ASIC tasarımı, üretimi ve testleri ile proje son bulacaktır.

Yöntem

Özel doğrudan bellek erişim modülü (ÖDBEM) tasarımı yapılırken mevcut Custom DMA (Direct Memory Access) tasarımları incelenecek, literatürde benzer problemler için uygulanmış çözümler araştırılacaktır. Tasarlanacak özel doğrudan bellek erişim bloğunun hedeflenen davranışları sağlayabilmesi ve performansı artıracak yeni özellikleri de içerecek bir mimari, literatür araştırmasının ardından netleştirilecektir. Tasarımın esnek, geliştirmelere açık, gerçeklemesi ve kullanımı kolay olmasına önem verilecektir.

İşlemci, algoritmaya özel donanımlar (Custom IP) ve bellekten oluşan bir kırmık üstü sistem (System on Chip, SoC), veri haberleşmesinden kaynaklanan performans kaybını azaltacak şekilde tasarlanacaktır. Ayrıca sistemin dış dünya ile Ethernet, UART, PCI gibi standart arayüzler üzerinden haberleşme imkanı sağlayan harici arayüzler (External Ports, EP) içermesi planlanmaktadır. Bu arayüzler ile bellek arasında haberleşme yine bu projede tasarlanacak olan özel doğrudan bellek erişim bloğu ile sağlanacaktır. Böylece dış dünya ile haberleşmek için de işlemci üzerinde herhangi bir işlem yükü olmayacak şekilde tasarım yapılacaktır.

Kırmık Üstü Sistem Tasarımı: Zynq işlemcisi, Direct Memory Access Bloğu, kriptografi çekirdekleri, PCIe arayüzü kullanılarak kırmık üstü sistem tasarlanması yapılacaktır. Tüm veri transfer işlemlerini içerecek şekilde testler yapılacak ve test dosyası kullanılarak davranışsal benzetim yapılacaktır. Analiz aşamasında belirlenen performans isterlerine göre kırmık üstü sistem gerçeklenecek ve FPGA’e yüklenecektir. FPGA üzerinde bellek erişim hızlarını test etmek üzere programın yazılacak ve performans kısıtlarının sağlanıp sağlanmadığı test edilecektir.
Özel Doğrudan Bellek Erişimi Tasarımı: RISCV işlemcisi, kriptografi çekirdekleri, PCIe ve BRAM arayüzlerinin gösterildiği sistem şemasının çizilmesi, sistemin sağlaması gereken davranışlar gibi hedeflenen fonksiyonel özellikler belirlenecektir. Analiz aşamasında belirlenen haberleşme hızı kısıtına bağlı olarak kullanılabilecek giriş çıkış arayüzleri gözden geçirilerek, kısıtları sağlama ihtimali olanların tasarımda denenmesi yapılacaktır. Hız kısıtını sağlayacak şekilde olabildiğince düşük kaynak tüketimine sahip olan blok diyagramı belirlenecek.
Özel Doğrudan Bellek Erişimi ile Haberleşen Kırmık Üstü Sistemin Tasarlanması: Açık kaynak kodlu bir RISCV işlemci, performans ve alan tüketimi en optimal olan tasarım projede kullanmak üzere belirlenir. RISCV işlemcisinde var olan arayüzlerle haberleşecek IP Üretilir. Kırmık üstü sistemin blok tasarımı yapılır, özel doğrudan bellek erişimi tasarımı için sürücü yazılır, tasarlanan sistemin VHDL kodunun oluşturulur, davranışsal benzetim yapılır, sentez ve gerçekleme yapılır, sentez sonrası benzetimin yapılır. Bütün benzetimler sonunda elde edilen tasarımın FPGA programlama dosyası olan “bitstream” üretilir ve FPGA’de programlanarak kırmık üstü sistem FPGA’e yüklenir.
Fonksiyonel Doğrulama ve Performans Testleri: Sistemin test edilmesi için test vektörleri oluşturulur ve PC’den FPGA’e bir haberleşme protokolü kullanılarak gönderilir ve aynı şekilde FPGA’den gelen cevaplar PC tarafından okunarak sonuçların karşılaştırması yapılır. Bir hata tespit edilmesi durumunda hatanın nedeni araştırılır, bulunur, hata giderilir, test adımları tekrar edilir. Performans testleri için test planı doğrultusunda test dosyası oluşturulur ve dosya çalıştırılarak sistem test edilir ve davranışların her biri için ayrı ayrı performans sonuçları belirlenir.
Doğrulaması tamamlanan SoC ASIC olarak gerçeklenecek, ürettirilecek ve PCB üzerinde testleri gerçeklenecektir.

Düşük Maliyetli, Gezgin Yere Nüfuz Eden Radar Sistemi ile Yerinde Etkin Kargaşa Giderme ve Hedef Tespiti, 1001

Proje Tanıtımı

Bu projede, aşırı geniş bantlı düşük maliyetli, kompakt radar modülüne bütünleşik FPGA üzerinde gerçeklenen bir kırmık üstü sistemden (System on Chip – SoC) oluşan gezgin bir radar sistemiyle yer altı hedeflerin yerinde tespiti gerçekleştirilecektir. Direkt radar dalgalarının erişemediği yer altında gömülü cisimlerden radar ile alınacak ölçümler SoC tarafından toplanacak, işlenecek ve gerektiğinde ana bilgisayara aktarılacaktır. Oluşturulacak gezgin radar sistemi verilerin işlenmesi için aktarımına ve ek bir bilgisayara gerek duymayacaktır.

Önerilen Yere Nüfüz eden Radar (YNR) sistemi, yansımasız oda gibi idealize edilmiş bir laboratuvar ortamında değil gerçek kullanım ortamına benzer özelliklerde bulunan hedefler ile çalışılacak şekilde gerçekleştirilecektir. Gerçek ortam ölçüm verileri laboratuvar ortamında yapılan ölçümlerine göre çok daha gürültülü olmaktadır. Radar sisteminden elde edilen hedef bilgileri hem platformun kontrolünde hem de karar alma algoritmalarında kullanılabilecektir.

Bu tarz bir sistemden yansımasız oda dışında alınacak ölçümler vektör ağ analizörleriyle gerçekleştirilen laboratuvar ölçümlerine göre çok daha gürültülü olacaktır. Kullanılacak yöntemler gürültüye gürbüz olmanın yanında, gerçek zamanlı çalışma hedeflendiğinden yöntemlerin SoC olarak gerçeklemelerinin yüksek hız gerekleri önceliklidir.

Yer altı hedef tespiti, hedefi maskeleyen kargaşa etkisinin kaldırılması, şüpheli bölge sezimi, şüpheli bölge için öznitelik çıkartma ve sınıflandırma adımlarından oluşacaktır.

Kargaşa sinyali çoğu durumda özellikle yeryüzüne yakın gömülü cisimlerin yansımasını maskeleyebilecek kadar kuvvetli olduğundan hedef tespit yöntemlerinin başarımını düşürebilmektedir. Projede kargaşa giderme için ham radar görüntüsünün düşük rank ve seyrek gösterilimler ile ya da veriden öğrenilecek sözlükler ile ayrıştırılmasına dayalı yeni yöntemler geliştirilecektir.

Başarımları ve hızlı olmaları nedeniyle yaygın olarak kullanılan alt uzay tabanlı yöntemlerin aksine geliştirilecek yöntemler ham veriyi doğrudan hedef ve kargaşa bileşenlerine ayırabilecek, özdeğerlerin farklı bileşenlere karşı gelecek şekilde gruplandırılması ihtiyacı ortadan kalkacaktır. Geliştirilecek sözlük öğrenme tabanlı yöntemlerde ise sözlük öğrenme sayesinde eldeki veriye en uygun şekilde ayrıştırma gerçekleştirilecektir. Önceden öğrenilmş sözlükler kullanıldığından yöntem test aşamasında hızlı şekilde kargaşayı giderecektir.

Kargaşası giderilmiş görüntüde belirlenecek şüpheli bölgelerden öznitelik çıkartılarak ya da kargaşa giderilmiş görüntüler üzerinde derin öğrenme ile hedef tespit ve tanıma işlemleri gerçekleştirilecektir. Derin öğrenme için doğal görüntülerde nesne tespiti için eğitilmiş ağ yapıları transfer öğrenme yöntemi ile radar verileri için eğitilerek kargaşası giderilmiş YNR görüntülerinde hedef tespiti yapılacaktır. Eldeki verilerin eğitim için yetersiz kalması durumunda derin ağlar kullanarak sahte veri üretme ya da az veri durumu için önerilmiş özel ağ yapıları kullanılacaktır.

Sistem çevrim dışı ve çevrim içi çalışma kapasitesine sahip olacaktır. Çevrimiçi çalışmada kırmık üstü sisteme bağlı olarak çalıştırılan radarla alınan işaretler, hedef tespit yöntemleri kullanılarak işlenecek, bulunan sonuçlar, yine SoC ile telsiz iletişim teknolojileri kullanılarak ağ üzerinde bulunacak uzak bilgisayara aktarılacaktır. Ham verinin aktarılması yerine sadece sonuçların aktarılması iletişim ağı bant genişliğinin daha verimli kullanılmasını ve sistemin otonom şekilde yerinde yer altı hedeflerini tespit edebilmesini sağlayacaktır. Çevrimdışı çalışmada, ihtiyaç durulduğunda ham veri ana bilgisayara aktarılabilecektir ve veri işleme aşaması ana bilgisayarda gerçekleştirilecektir.

Sistem gezgin olması ve robot ya da insansız hava aracı (IHA) üzerine monte edilebilmesi sayesinde insanın ulaşamayacağı ya da ulaşmasının tehlikeli olabileceği yerlerde kullanılabilecektir. Bu sistemlerin düşük maliyetli olması çok daha fazla araştırıcının deneysel verilere ulaşımını sağlayacağından araştırmalar ivme kazanacak, araştırmacı sayısı, insan gücü artacaktır. Proje sırasında yapılacak ölçümlerden oluşturulacak veri setleri bu alanda çalışan araştırmacıların kullanımına açılacaktır. Geliştirilen kargaşa giderme yöntemleri herhangi bir engel arkası görüntüleme problemine uyarlanabilecektir. Otonom platformlar üzerinde yer alacak radar sensörleri ile platform üzerinde kıymetlendirme yapabilecek algoritmaların geliştirilmesi çok yakın gelecekte günlük hayatın değişik alanlarında kullanılabilecek çözümlerin elde edilebilmesini mümkün kılacaktır.

Yöntem

Projenin amacı düşük maliyetli, hafif geniş bant radar sistemiyle engel arkası hedeflerin yerinde tespitini gerçekleştirmek için uygun kargaşa giderme, hedef tespit ve tanıma yöntemlerinin geliştirilmesi ve radar modülüne bütünleşik kırmık üstü sistem üzerinde FPGA gerçeklenmeleridir. Projenin hedefleri aşağıda maddeler halinde verilmektedir.

Hedef tespitini zorlaştıran kargaşa gürültüsünü gidermek için literatürde mevcut olanlara göre ilgili metriklere açısından hedef kargaşa ayrışım başarımı daha yüksek ve daha hızlı düşük rank ve seyrek ayrışım tabanlı yöntemler geliştirmek
Hedef tespitini zorlaştıran kargaşa gürültüsünü gidermek için literatürde mevcut olanlara göre ilgili metrikler açısından hedef kargaşa ayrışım başarımı daha yüksek ve daha hızlı sözlük öğrenme tabanlı yöntemler geliştirmek
YNR görüntülerinde derin öğrenme ile hedef tanıma için doğal görüntülerde nesne tanıma için kullanılan Faster R-CNN, YOLO3 vb derin ağlara dayalı tespit yöntemleri geliştirmek
Düşük maliyetli ve taşınabilir, hafif radar modülü ve FPGA üzerinde gerçeklenmiş bir kırmık üstü sistemden (SoC) oluşan modül ile veri toplayabilmek
Geliştirilen yöntemlerin modellenmesi, modelin benzetim verileri, laboratuvar verleri ve gerçeklenen sistem ile elde edilmiş gerçek alan verileri üzerinden performanslarının karşılaştırılarak önerilen ucuz ve hafif düzenek için en uygun gerçekleme ve yöntemin seçilmesi, optimizasyonu
FPGA üzerinde gerçeklenen kırmık üstü sistem (SoC) ile kargaşa giderme, şüpheli bölge tespiti ve hedef tanıma işlevlerini gerçekleştirmek.

Instruction Extension of RISC-V Processor for Driver Fatigue Detection System and Implementation, 2535

Proje Tanıtımı

Embedded systems are developed specifically for the purpose of providing low-cost performance requirements such as speed, accuracy, and reliability. By definition, it contains application-specific hardware and software components. However, as the target system grows, the need for workforce and experience diversity for the design of the system increases. Therefore, the user control of the system becomes more difficult. It is very important that software support for hardware is provided in order to be able to use a system easily, to update it if necessary, and to be able to operate in accordance with other embedded systems. Many applications can be implemented with application specific inexpensive hardware units. However, the interest still is toward to general-purpose, expensive solutions designed to support different applications because of the lack of software development environment. On the other hand, the application areas of embedded systems can be extended by supporting the embedded systems with appropriate software and by developing efficient signal processing and decision-making algorithms specific to these systems. The increase of embedded systems where researchers and users can easily develop on them means that many applications can become cheap, practical, and capable of responding to changing conditions. At this point, it is necessary to follow a design process for designing an embedded system with all its software and hardware components. This necessity requires a combination of hardware, software and an environment for software development design in order to form a base for implementation of the specific application chosen in this project. Then, cost-sensitive application software design is the last requirement. Hence, the proposed project is interdisciplinary.

This project includes the design and implementation of a system on chip which includes an application specific instruction set processor and this processor’ peripherals. For the completion of the system on chip design we will deal with the following steps:

Modeling the system for drive fatigue monitoring and verification of the model
Implementation of RISC-V processor on an FPGA
Realizing the model of the system for drive fatigue monitoring on the RISC-V processor implemented on the FPGA
Extension of the instructions of RISC-V processor for drive fatigue monitoring and implementation on the FPGA
Realizing the model of the system for drive fatigue monitoring on the RISC-V processor on FPGA by using the extended instruction set and system tests
Implementation of the instruction set extended RISC-V processor as an ASIC.
Realizing the model of the system for drive fatigue monitoring on the ASIC of RISC-V processor by using the extended instruction set and system test

Following these methods, it was aimed to increase the project to THS5 level. Under the project, an application area that is considered to be important for Iran and Turkey have been selected. Every year many car accidents occur around the world due to the driver’s fatigue or lack of concentration which results in many death and financial losses. The traffic accidents in Iran and Turkey is higher than the world average. In the field of driver support systems, a solution will be produced which includes machine learning and image processing techniques to solve two main issues of driver assist system 1) The fatigue measurement and 2) The concentration measurement. The solution will be a real time and inexpensive embedded system. The application, which is one of the outputs of the project, will help the drivers.

Application-oriented expansion of the processor will result in real-time and cost-effective implementation of this application, which includes image processing and machine learning. The fact that both hardware and software units will be designed for communication between the processor and peripherals will ensure that the system works in accordance with the embedded systems developed by different hardware manufacturers. From rough hardware to peripherals, application software and end user interface, the design process will be improved. Through this process, researchers will be able to design and implement their own systems that include special processors that provide different requirements for different applications. The final system on chip can be used in different applications with some software changes, hence it is scalable and updatable with only application specific software development.

Yöntem

The processing unit will be designed to be able to access the peripherals such as DMA controller, MIPI CSI 2 (MIPI Camera Serial Interface 2), USB connection for data communication. In order to guarantee a healthy communication between the processor and the peripherals, the processor must be compatible with standard buses such as AXI4. AXI Bus can support many peripherals with the help of APB bridges. The standard buses are advantageous in hardware and software driver availability.

All the components will be integrated with a careful plan. First, these fundamental components will be designed and tested:

Software model of DFD, involving image processing and machine learning algorithms.
Essential RISC-V implementation on FPGA.
Instruction extended RISC-V implementation on board.

Integration 1 – Rough hardware: Once B is completed, then integration of RISC-V with camera and porting all hardware components on development board can be started, before completing the DFD software model or Instruction extension. This way, any obstacles towards rough hardware integration will be detected and eliminated. The first integration is also required to collect data.

Integration 2 – Algorithm on real data: The data collected as a result of implementation B, will be used as an input to train DFD model in A. Therefore, the model itself will already be integrated with the real data acquired by the project setup. Accuracy of the model can be correctly determined with the real data.

Integration 3 – Processor and the software model: Final model parameters are used for instruction extension. Joint work between the algorithm design and instruction extension is required because, if the partner who implements the algorithm on RISC-V sees a problem on the results, the algorithmic partner should be contacted. This integration brings the algorithm implemented on RISC-V, for the first time in the project.

Integration 4 – Updated software model and the processor: After a list of new instructions are available, the DFD algorithm will be revisited and re-written using the new instructions. The compiler will as well be tested on this integration. With this integration the software flow from algorithm down to machine code through compiler will be examined.

Integration Ultimate – Complete system: The machine code generated by the compiler from the algorithm will burn the instruction-set extended RISC-V which is implemented on the FPGA of the development board with cameras and other peripherals.

Milli Mobil Whitebox Kripto Kütüphanesi ve Uçtan Uca Güvenli İletişim Sistemi Geliştirilmesi, 2244

Proje Tanıtımı

Her geçen gün artan mobil uygulama kullanımı ve bu uygulamalara yapılan saldırılar, sağlanması gereken güvenlik ihtiyacını ciddi boyutlara ulaştırmış, bu konuda gerekli önlemlerin alınması için yerli ve milli mobil güvenlik teknolojilerinin geliştirilmesi ihtiyacını doğurmuştur. Bu ihtiyaç, mobil uygulama üreten ve kullanan tüm taraflar için söz konusudur. Bu amaçla; mobil sistemlerin güvenliği, veri gizliliği, uç noktaların doğrulanması, veri aktarımının uçtan uca güvenli bir kanal üzerinden yapılması, verilerin mobil cihazlar üzerinde veya merkezi sistemlerde güvenli bir şekilde depolanması vb. güvenlik ihtiyaçlarına çözüm sunan yüzde yüz yerli bir sistemin geliştirilmesi planlanmıştır.

Bu araştırma kapsamında tasarlanacak olan sistem aşağıdaki üç ana bileşenden oluşacaktır:

Mobil cihazlar üzerinde çalışan whitebox kripto kütüphanesi
Mobil cihazlar ile merkezi sistemleri veya diğer cihazları birbirine güvenli bir şekilde bağlayan secure channel manager sistemi
Mobil cihazların güvenliğinin sağlandığı ve doğrulanmasının yapıldığı merkezi bir sistem.

Proje kapsamında ana hedef; mobil uygulama sağlayıcılarına, uç noktalarda herhangi bir ek donanım ihtiyacı oluşturmadan, güvenli veri depolama imkanı, güvenli veri aktarımı ve uç nokta doğrulaması olanakları sunan bir yazılım kütüphanesinin geliştirilmesi, buna ait SDK hazırlanması ve bu sistemin açık veya özel olarak yönetilmesine imkan sağlayan merkezi bir sistem geliştirilmesi planlanmıştır. Araştırma kapsamında geliştirilmesi tasarlanan sistem ile, mobil cihazlar arası uçtan uca güvenli iletişim , mobil uygulamalar üzerinde hassas verilerin güvenli bir şekilde depolanması ve merkezi sistemlerle olan haberleşme altyapısının uçtan uca güvenli bir şekilde sağlanması planlanmaktadır. Araştırma sonucunda üretmeyi planladığımız ürünümüz rakipleriyle (yerli rakibi olmamakla birlikte); her üç bileşeni ile tam bir çözüm sağlaması, uç noktada whitebox kütüphanesinin yüzde yüz geliştirilmesi, Uçtan uca iletişim modülünün ve merkezi sistemin mobil uygulama bağımsız hizmet verebilecek şekilde olması, peer-to-peer sistemlere de uygun olması özellikleri ile fark yaratmaktadır.

Projemizin çıktıları; aşağıdaki örnek uygulama ve altyapılarda ek bir güvenlik çözümü ihtiyacı doğurmadan, doğrudan hizmet verebilecek güvenlik hizmetlerini sağlayacaktır:

Mobil e-devlet uygulamaları
Mobil anlık mesajlaşma uygulamaları
Mobil bankacılık, cüzdan ve finans uygulamaları
Emniyet/askeriye/güvenlik birimleri uygulamaları
Nüfus, tapu vb. kurum uygulamaları
Kişisel ve/ya hassas veri işleyen tüm mobil uygulamalar

Kırmık üstü Aktif Kalkan Tasarımı ve Gerçeklenmesi, 1505

Proje Tanıtımı

Özellikle finans sektöründe klasik bankacılıktan dijital bankacılığa geçişin başlamasıyla önümüzdeki yıllarda daha yüksek performanslı Donanımsal Güvenlik Modüllerine (HSM) ihtiyaç duyulacaktır. Müşteri kuruluşun sahip olduğu ulusal ve uluslararası pazarı koruması ve artırması için rakiplerinin sahip olduğu performansta HSM cihazlarını tasarlaması ve üretmesi gerekmektedir. İstenen performansı rakip firmalar tümdevre gerçeklemeleri ile sağlamaktadır. Müşteri kuruluşun FPGA üzerinde yaptığı tasarımları tümdevre üzerine taşımayı planlamaktadır. Pek çok alt birime sahip olacak bu tümdevrede, bu proje ile adreslenen konu HSM cihazı tarafından saklanacak anahtar ve benzeri bilgilerin fiziksel güvenliğinin sağlanmasına ilişkin parçasıdır. Seçilen teknolojide tümdevre olarak tasarlanacak ve ürettirilecek bu kırmık, sahip olduğu ve bu proje ile tasarlanan kalkan sayesiyle prob istasyonu kullanılarak anahtarların okunmasına engel olacaktır. Ayrıca kalkan delinerek altındaki anahtarlara erişim girişiminde uyarı sinyali üretebilecektir.