Siber Güvenlik Protokollerinin Modellenmesi ve Gerçeklenmesi

FPGA için MLP Tabanlı Saldırı Tespit Sisteminin Gerçeklenmesi ve Hızlandırılması

• Ağ güvenliği için sinir ağlarının gerçek zamanlı uygulanması, gömülü sistemler üzerinde ciddi hesaplama zorluklarına yol açmaktadır.
• Bu bağlamda, Çok Katmanlı Algılayıcı (MLP) kullanan bir Saldırı Tespit Sistemini (IDS) hızlandırmak için bir donanım/yazılım (HW/SW) ortak tasarım yaklaşımı önerilmektedir.
• Açık kaynaklı RV32IMF RISC-V işlemcisi “Hornet” ile entegre çalışan, FPGA platformuna özel bir hızlandırıcı mimarisi sunulmaktadır.
• Tasarlanan hızlandırıcı, bellek yerelleştirmesi ve kayan noktalı çarpmaların paralelleştirilmesini sağlayarak gecikme (latency) darboğazlarını ortadan kaldırmaktadır.
• Elde edilen sonuçlar, tamamen yazılım tabanlı yürütmeye kıyasla tekli girdi çıkarım gecikmesinde 63,8 kat hızlanma ve çıkarım başına enerji tüketiminde %97,1 oranında büyük bir düşüş olduğunu göstermektedir.
• Önerilen HW/SW tasarımı, genel doğruluğu %78,86 seviyesinde korurken BRAM kullanımını %16,8 oranında azaltmakta ve gerçek zamanlı siber güvenlik hızlandırması için son derece verimli bir strateji ortaya koymaktadır.